スレッド化される関数とスレッド化される問題

以下のインテル® マス・カーネル・ライブラリー (インテル® MKL) 関数ドメインはスレッド化されます。

スレッド化される LAPACK ルーチン

以下のリストで、? は各ルーチンの精度接頭辞を表します。値は、s、d、c、または z になります。

以下の LAPACK ルーチンはスレッド化されます。

スレッド化される LAPACK ルーチンまたは BLAS ルーチンに基づいて並列処理を効果的利用する LAPACK ルーチン:
?gesv、?posv、?gels、?gesvd、?syev、?heev、cgegs/zgegs、cgegv/zgegv、cgges/zgges、cggesx/zggesx、cggev/zggev、cggevx/zggevx、
など。

スレッド化されるレベル 1 BLAS ルーチンとレベル 2 BLAS ルーチン

以下のリストで、? は各ルーチンの精度接頭辞を表します。値は、s、d、c、または z になります。

以下のルーチンはインテル® Core™2 Duo プロセッサーおよびインテル® Core™ i7 プロセッサー用にスレッド化されます。

スレッド化される FFT 問題

特定の問題の以下の特性は、FFT 計算がスレッド化されるかどうかを判断します。

ほとんどの FFT 問題はスレッド化されます。特に、1 つの呼び出しにおける複数の変換の計算 (変換数 > 1) はスレッド化されます。以下に、スレッド化される変換の詳細を示します。

1 次元 (1D) 変換

1D 変換は多くの場合スレッド化されます。

インターリーブ複素数データレイアウトを使用するサイズ N の 1D 複素数-複素数 (c2c) 変換は、以下の条件下でスレッド化されます (アーキテクチャーに依存します)。

アーキテクチャー

条件

インテル® 64

N が 2 の累乗、log2(N) > 9、変換が倍精度アウトオブプレース、入力/出力ストライドが 1。

IA-32

N が 2 の累乗、log2(N) > 13、変換が単精度。

N が 2 の累乗、log2(N) > 14、変換が倍精度。

任意

N がコンポジット (複合)、log2(N) > 16、入力/出力ストライドが 1。

1D 実数-複素数変換および複素数-実数変換はスレッド化されません。

スプリット複素数レイアウトを使用する 1D 複素数-複素数変換はスレッド化されません。

プライムサイズの複素数-複素数 1D 変換はスレッド化されません。

多次元変換

大量のデータの多次元変換はすべてスレッド化されます。


このヘルプトピックについてのフィードバックを送信

© 2007 - 2010 Intel Corporation. 無断での引用、転載を禁じます。